Zum 01. September 2024 ging der Geschäftsbetrieb der MicroConsult Microelectronics Consulting & Training GmbH über an die MicroConsult Academy GmbH. Diese wird das Geschäft in vollem Umfang, mit dem bewährten Personal und mit der gewohnten hohen Qualität weiterführen. Ihre Fragen beantworten wir gerne unter kontakt@microconsult.com.

Experience Embedded

Professionelle Schulungen, Beratung und Projektunterstützung

AURIX™ TC4xx Crashkurs: 32-Bit Multicore Mikrocontroller-Familie (Aurix-3G Dritte Generation) - Live-Online-Training

  • Inhalt
     
  • Ziele -
    Ihr Nutzen
  • Teilnehmer
     
  • Voraussetzungen
     

Sie kennen die Architektur und insbesondere die Neuerungen und Besonderheiten (Multicore-Architektur und Safety-Erweiterungen) der neuesten Generation der Bausteinfamilie AURIX™.

Nach diesem AURIX™ TC4xx Crashkurs können Sie Software-Architekturen optimal an die Hardware anpassen und somit effiziente und performante Systeme entwickeln.

Das kompakte Format erlaubt eine schnelle Umsetzung in Ihren Projekten.

IHRE VORTEILE:

Effektiver und zeitsparender Einstieg in die Gesamtthematik (3-monatige Zeitersparnis nach Angabe von Kunden)

Praktische Tipps zu Multicore und Safety

Integratoren, Architekten, Entwickler, Tester, Umsteiger und Neueinsteiger in AURIX™

Erfahrung mit Programmierung und Aufbau eines Mikroprozessor-/Mikrocontrollersystems. Kenntnisse über ältere AURIX-Generationen sind von Vorteil, aber nicht unbedingt nötig.

Introduction

  • History
  • Markets/ Applications
  • Key Differentiators
  • Main Building Blocks

System Architecture

  • Block Diagrams
  • Clustering und Accelerators
  • Main CPU Subsystems
  • Memory Architecture
  • Buses
  • Conclusions for Software Architecture

Infrastructure

  • Crossbars
  • Peripheral Buses
  • Bridges

Virtualization

  • Use Cases
  • Implementation Patterns

TriCore™ CPU Subsystems

  • Core Architecture
  • Block Diagramm
  • Pipelines
  • Core Specific Function Registers
  • Register Files und Context Switching
  • Spezielle Instruktionen und Spinlock Beispiel
  • Erweiterungen für Virtualization
  • Trap System
  • Memory Protection Unit (MPU)
  • System Timer (STM)

Protection Mechanisms

  • PROT
  • Access Protection Unit (APU)

Interrupt Router

  • Configuration
  • Software Trigger
  • Broadcasting
  • External Interrupts

System Control und Management

  • Clocking
  • Non Maskable Interrupts (NMI)
  • Reset
  • External Service Request Pins (ESR)
  • System Modes
  • Booting

Safety Concept

  • Measures
  • Safety and Security Management Unit (SMU)

Security Concept

  • Cybersecurity Real-Time Module (CSRM)
  • Cybersecurity Satellite

Debug- und Trace-Aspekte

  • New internal Architecture
  • SMP vs. AMP Debug

HINWEIS: Die Aurix-3G-Kursunterlagen sind auf Englisch

HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich.

Im Preis enthalten:
Trainingsdokumentation, Ihr Zertifikat sowie ggf. erforderliche Ziel-HW o.ä.


ALL INCLUSIVE!

Spätestens 3 Wochen vor Trainingsbeginn erhalten Sie eine verbindliche Durchführungsbestätigung.

Einige Tage vor dem Live-Online-Training erhalten Sie von uns E-Mails mit …

  • ausführlichen Infos rund um Ihr Training
  • Ihre Schulungsunterlagen (Download-Link)
  • einer Einladung zu einer optionalen Probesession mit dem Trainer
  • einer Einladung für die Schulungstage, mit Link und Zugangsdaten

Ggf. erforderliche Übungs-HW senden wir Ihnen rechtzeitig vorab zu.


ABLAUF

Verwandte Trainings

AURIX™ TC2xx Workshop: 32-Bit Multicore-Mikrocontroller-Familie - Live-Online-Training
Anmeldecode: L-AURIX

AURIX™ TC3xx Workshop: 32-Bit Multicore-Mikrocontroller-Familie (Aurix-2G Zweite Generation) - Live-Online-Training
Anmeldecode: L-AURIX2G

AURIX™ TC4xx: 32-Bit Multicore-Mikrocontroller-Familie (Aurix-3G Dritte Generation) - Live-Online-Training
Anmeldecode: L-AURIX3G

Hardware Security Module (HSM) der AURIX™-Plattform - Live-Online-Training
Anmeldecode: L-HSM

Generic Timer Module v1 und v3 (Bosch-GTM): Architektur und Programmierung - Live-Online-Training
Anmeldecode: L-GTM

Debuggen für TriCore/AURIX™ mit der PLS Universal Debug Engine UDE - Live-Online-Training
Anmeldecode: L-UDEPLS

Tracen und Multicore Debugging für TriCore/AURIX™ (MCDS) mit der PLS Universal Debug Engine UDE - Live-Online-Training
Anmeldecode: L-MCDSPLS

Embedded C Schulung: Programmiermethoden und -tools für Embedded-Anwendungen - Live-Online-Training
Anmeldecode: L-EMB-C

Embedded C++: Objektorientierte Programmierung für Mikrocontroller mit C++/EC++ und UML - Live-Online-Training
Anmeldecode: L-EC++

Software-Architektur-Schulung für Embedded-Systeme und Echtzeitsysteme - Live-Online-Training
Anmeldecode: L-EMB-AR

RTOS-Grundlagen und Anwendung: Mechanismen und deren Einsatz in Laufzeit-Architekturen für Embedded- und Echtzeitsysteme - Live-Online-Training
Anmeldecode: L-RTOS-AR

Embedded-Multicore-Mikrocontroller in der Praxis - Live-Online-Training
Anmeldecode: L-µCMULTI

Multicore-Debug für TriCore/AURIX™ mit Lauterbach TRACE32 - Live-Online-Training
Anmeldecode: L-T32-BAS

Tracing- und Analyse-Features für TriCore/ MCDS/ AURIX™ mit Lauterbach TRACE32 - Live-Online-Training
Anmeldecode: L-T32-TRA

Funktionale Sicherheit Schulung: Funktionale Sicherheit (FuSi) von Elektronik und deren Software nach IEC 61508 und ISO 26262 - Live-Online-Training
Anmeldecode: L-SAFETY

Coaching: TriCore™/AURIX™
Anmeldecode: C-TRI-AUR


Verwandte Trainings

Live Online Training

Termin Preis *Dauer
07.04. – 09.04.20251.875,00 €2,5 Tage 
Anmeldecode: L-A3GCRSH
* Preis je Teilnehmer, in Euro zzgl. USt.

> Download Blanko-Anmeldeformular
> Trainingsbeschreibung als PDF

Präsenz-Training - Deutsch

Termin Dauer
10.02. – 12.02.2025 2,5 Tage  

Live-Online - Englisch

Termin Dauer
07.04. – 09.04.2025 2,5 Tage  

Präsenz-Training - Englisch

Termin Dauer
10.02. – 12.02.2025 2,5 Tage  

AURIX™ TC4xx Crashkurs: 32-Bit Multicore Mikrocontroller-Familie (Aurix-3G Dritte Generation) - Live-Online-Training

Inhalt

Introduction

  • History
  • Markets/ Applications
  • Key Differentiators
  • Main Building Blocks

System Architecture

  • Block Diagrams
  • Clustering und Accelerators
  • Main CPU Subsystems
  • Memory Architecture
  • Buses
  • Conclusions for Software Architecture

Infrastructure

  • Crossbars
  • Peripheral Buses
  • Bridges

Virtualization

  • Use Cases
  • Implementation Patterns

TriCore™ CPU Subsystems

  • Core Architecture
  • Block Diagramm
  • Pipelines
  • Core Specific Function Registers
  • Register Files und Context Switching
  • Spezielle Instruktionen und Spinlock Beispiel
  • Erweiterungen für Virtualization
  • Trap System
  • Memory Protection Unit (MPU)
  • System Timer (STM)

Protection Mechanisms

  • PROT
  • Access Protection Unit (APU)

Interrupt Router

  • Configuration
  • Software Trigger
  • Broadcasting
  • External Interrupts

System Control und Management

  • Clocking
  • Non Maskable Interrupts (NMI)
  • Reset
  • External Service Request Pins (ESR)
  • System Modes
  • Booting

Safety Concept

  • Measures
  • Safety and Security Management Unit (SMU)

Security Concept

  • Cybersecurity Real-Time Module (CSRM)
  • Cybersecurity Satellite

Debug- und Trace-Aspekte

  • New internal Architecture
  • SMP vs. AMP Debug

HINWEIS: Die Aurix-3G-Kursunterlagen sind auf Englisch

HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich.