Mikrocontroller
Arm®/CORTEX®
Armv8-R Workshop: 32-Bit Cortex® Mikrocontroller-Core für Echtzeit-Anwendungen im Automobil, in der Industrie und in eingebetteten Systemen - Live-Online-Training
Sie kennen die Architektur, Besonderheiten und Vorteile der Armv8-R (Real-Time) Kernarchitektur.
Sie verstehen es, Mikrocontroller mit entsprechenden Kernen für Ihre Zwecke auszuwählen und effizient einzusetzen.
Sie können C- und Assembler-Programme erstellen, nutzen Safety- und Security-Mechanismen und haben den perfekten Einstieg in die Entwicklung Cortex® v8-R basierter Systeme.
IHRE VORTEILE:
Effektiver und zeitsparender Einstieg in die Gesamtthematik
Praktische Tipps zu Multicore, Safety und Security
Übungen auf USB-Stick oder als Download
Kompendium als Aufbereitung und für das Nachvollziehen des Gelernten auch nach dem Training.
Hardware- und Software-Architekten, Hardware- und Software-Entwickler, Testingenieure
ANSI-C Kenntnisse; Erfahrung mit Programmierung und Aufbau eines Mikroprozessor-/Mikrocontrollersystems.
Multicore Aspects
- Configurations of up to 4 integer CPUs within a single cluster or 8 logical cores (in DCLS configuration)
Memory Management
- Tightly-Coupled Memories
Cache/Memory Layer
- Cache Controllers
Schutzmechanismen (Security and Safety)
- Dual-Core Lock Step (DCLS)
- Self-Test Library
- ECC
- Level 1 MPU with optional Level 2 MPU
- Bus Interconnect Protection
'bare metal' Hypervisor Mode
Arm® NEON™ Advanced SIMD
Internal Buses
- Master AMBA AXI Bus
- Slave AXI Bus
- Low Latency Peripheral Port (LLPP)
- Flash Interface Port
Debugging
- Debug (Access Port) extensible with CoreSight SoC
- Embedded Trace
Instruction Set Specifics
- Arm and Thumb-2
- DSP Instructions
- Configurable Floating-Point Unit either with single-precision or double-precision and Neon
Exception Handling
- Generic Interrupt Controller (GIC) supporting complex priority-based interrupt handling managing standard interrupt (IRQ), fast interrupt (FIQ) inputs
HINWEIS: Die Kursunterlagen sind auf Englisch
Präsenz-Training - Deutsch
Armv8-R Workshop: 32-Bit Cortex® Mikrocontroller-Core für Echtzeit-Anwendungen im Automobil, in der Industrie und in eingebetteten Systemen - Live-Online-Training
Inhalt
Multicore Aspects
- Configurations of up to 4 integer CPUs within a single cluster or 8 logical cores (in DCLS configuration)
Memory Management
- Tightly-Coupled Memories
Cache/Memory Layer
- Cache Controllers
Schutzmechanismen (Security and Safety)
- Dual-Core Lock Step (DCLS)
- Self-Test Library
- ECC
- Level 1 MPU with optional Level 2 MPU
- Bus Interconnect Protection
'bare metal' Hypervisor Mode
Arm® NEON™ Advanced SIMD
Internal Buses
- Master AMBA AXI Bus
- Slave AXI Bus
- Low Latency Peripheral Port (LLPP)
- Flash Interface Port
Debugging
- Debug (Access Port) extensible with CoreSight SoC
- Embedded Trace
Instruction Set Specifics
- Arm and Thumb-2
- DSP Instructions
- Configurable Floating-Point Unit either with single-precision or double-precision and Neon
Exception Handling
- Generic Interrupt Controller (GIC) supporting complex priority-based interrupt handling managing standard interrupt (IRQ), fast interrupt (FIQ) inputs