Experience Embedded

Professionelle Schulungen, Beratung und Projektunterstützung

Cortex®-R4, R5, R7, R8: Arm® Cortex-R Architektur - Live-Online-Training

  • Inhalt
     
  • Ziele -
    Ihr Nutzen
  • Teilnehmer
     
  • Voraussetzungen
     

Sie kennen die Cortex® R4, R5, R7 und R8 Architektur und können Programme in Assembler und C erstellen. Sie können die Programme im Speicher platzieren und testen. Sie haben den perfekten Einstieg in die Entwicklung von Cortex-basierenden Systemen.

Software- und Hardware-Entwickler. (Sollten Sie bereits das Training "Arm7/9/10/11: Architektur und Embedded-Programmierung" besucht haben, setzen Sie sich bitte vorab mit uns in Verbindung).

ANSI-C und Mikrocontroller-Grundkenntnisse.

Arm Cortex Prozessor-Architektur

  • Register-Organisation, Operation Modes, States, Pipeline

Arm Prozessor Cores Übersicht

  • Cortex®-R4, -R5, -R7, -R8 Prozessor-Core
  • Cortex®-Av7, Cortex™-Av8 Prozessor-Cores
  • Cortex®-Mv7, Cortex™-Mv8 Prozessor-Cores
  • Arm7/9/11 Prozessor-Core

Arm, Thumb, Thumb-2 Instruction Sets

  • Arm v4, v4T, v5, v6 Instruction Set
  • Thumb Instruction Set
  • v7 Thumb-2 Instruction Set
  • Data Barriers, Instruction Barriers
  • Synchronization, Load/Store Exclusive Instructions
  • Arm/Thumb Interworking
  • Assembler-Direktiven

Exception Handling

  • FIQ, IRQ, Abort, Supervisor Call, Undefined
  • Exception Handler Examples
  • Vectored Interrupt Controller, VIC
  • Generic Interrupt Controller, GIC

Coprocessors, Floating Point Unit

  • Arm Coprozessor-Konzept
  • System Controller CP15
  • Floating Point Unit, FPU
  • Systemkonfiguration

L1 Memory Interface

  • Tightly Coupled Memory, Cache-Architektur
  • Memory Protection Unit, MPU

L2 Memory Interface

  • AXI, Advanced Microprocessor Bus Architecture
  • Master Interface
  • Slave Interface

Debug, Trace, Performance Monitoring

  • Watchpoint Units, Embedded Trace Macrocell ETM
  • Performance Monitor Unit, PMU

Multi-Processing Features

  • Private Memory Region
  • Snoop Control Unit, SCU
  • Hardware Coherency Management
  • Split Mode (Performance Mode)
  • Locked Mode (Safety Mode)

Power Modes

  • Run, Standby, Dormant, Shutdown

Embedded Software Development

  • Bibliotheksroutinen an die Hardware anpassen (Retargeting)
  • Code und Daten im Speicher platzieren (Scatter Loading)
  • Linker Description File
  • Reset, Startup, Startup File
  • Von Reset bis Main

Effiziente C-Programmierung für die Cortex-Architektur

  • Compiler-Optimierung, Compiler-Optionen
  • Schnittstelle C - Assembler
  • Programmierrichtlinien für Arm-Compiler
  • Lokale und globale Daten optimal verwenden

Hardwarenahes C

  • C-Statements und deren Ausführung in Assembler
  • Zugriff auf Peripherie in C
  • Schichtenmodell für Embedded-Systeme
  • Strukturierte Beschreibung von Peripherie

Übungen mit der Keil µVision und den Arm RealView Tools

  • Auf Anfrage können auch weitere Tools eingesetzt werden
  • Alle Programme werden auf einem Evaluierungsboard getestet

Im Preis enthalten:
Trainingsdokumentation, Ihr Zertifikat sowie ggf. erforderliche Ziel-HW o.ä.


ALL INCLUSIVE!

Spätestens 3 Wochen vor Trainingsbeginn erhalten Sie eine verbindliche Durchführungsbestätigung.

Einige Tage vor dem Live-Online-Training erhalten Sie von uns E-Mails mit …

  • ausführlichen Infos rund um Ihr Training
  • Ihre Schulungsunterlagen (Download-Link)
  • einer Einladung zu einer optionalen Probesession mit dem Trainer
  • einer Einladung für die Schulungstage, mit Link und Zugangsdaten

Ggf. erforderliche Übungs-HW senden wir Ihnen rechtzeitig vorab zu.


ABLAUF

Verwandte Trainings

Cortex®-M7, M4, M3, M0+, M0: Arm® Cortex-M Architektur - Live-Online-Training
Anmeldecode: L-CORMX

Cortex®-A5, A7, A8, A9, A15, A17: Arm® Cortex-A Architektur - Live-Online-Training
Anmeldecode: L-CORAX

Armv8-R Workshop: 32-Bit Cortex® Mikrocontroller-Core für Echtzeit-Anwendungen im Automobil, in der Industrie und in eingebetteten Systemen - Live-Online-Training
Anmeldecode: L-ARMV8R

Cortex®-M23, M33: Armv8-M Architektur Training mit Security Extension - Live-Online-Training
Anmeldecode: L-ARMV8MS

Cortex®-M23, M33: Armv8-M Architektur Training für Teilnehmer mit Kenntnissen der Vorgänger-Version - Live-Online-Training
Anmeldecode: L-ARMV8MU

STM32: Technisches Training - Live-Online-Training
Anmeldecode: L-STM32

XMC4000 / XMC1000 Workshop: 32-Bit Industrial Microcontroller Arm® Cortex®-M4/ Arm® Cortex®-M0 - Live-Online-Training
Anmeldecode: L-XMC4000

Embedded C Schulung: Programmiermethoden und -tools für Embedded-Anwendungen - Live-Online-Training
Anmeldecode: L-EMB-C

Embedded C++: Objektorientierte Programmierung für Mikrocontroller mit C++/EC++ und UML - Live-Online-Training
Anmeldecode: L-EC++

Software-Architektur-Schulung für Embedded-Systeme und Echtzeitsysteme - Live-Online-Training
Anmeldecode: L-EMB-AR

RTOS-Grundlagen und Anwendung: Mechanismen und deren Einsatz in Laufzeit-Architekturen für Embedded- und Echtzeitsysteme - Live-Online-Training
Anmeldecode: L-RTOS-AR


Verwandte Trainings

Live Online Training

Dauer
4 Tage
Anmeldecode: L-CORRX
* Preis je Teilnehmer, in Euro zzgl. USt.

> Download Blanko-Anmeldeformular
> Trainingsbeschreibung als PDF

Präsenz-Training - Deutsch

Dauer
4 Tage  

Präsenz-Training - Englisch

Dauer
4 Tage  

Cortex®-R4, R5, R7, R8: Arm® Cortex-R Architektur - Live-Online-Training

Inhalt

Arm Cortex Prozessor-Architektur

  • Register-Organisation, Operation Modes, States, Pipeline

Arm Prozessor Cores Übersicht

  • Cortex®-R4, -R5, -R7, -R8 Prozessor-Core
  • Cortex®-Av7, Cortex™-Av8 Prozessor-Cores
  • Cortex®-Mv7, Cortex™-Mv8 Prozessor-Cores
  • Arm7/9/11 Prozessor-Core

Arm, Thumb, Thumb-2 Instruction Sets

  • Arm v4, v4T, v5, v6 Instruction Set
  • Thumb Instruction Set
  • v7 Thumb-2 Instruction Set
  • Data Barriers, Instruction Barriers
  • Synchronization, Load/Store Exclusive Instructions
  • Arm/Thumb Interworking
  • Assembler-Direktiven

Exception Handling

  • FIQ, IRQ, Abort, Supervisor Call, Undefined
  • Exception Handler Examples
  • Vectored Interrupt Controller, VIC
  • Generic Interrupt Controller, GIC

Coprocessors, Floating Point Unit

  • Arm Coprozessor-Konzept
  • System Controller CP15
  • Floating Point Unit, FPU
  • Systemkonfiguration

L1 Memory Interface

  • Tightly Coupled Memory, Cache-Architektur
  • Memory Protection Unit, MPU

L2 Memory Interface

  • AXI, Advanced Microprocessor Bus Architecture
  • Master Interface
  • Slave Interface

Debug, Trace, Performance Monitoring

  • Watchpoint Units, Embedded Trace Macrocell ETM
  • Performance Monitor Unit, PMU

Multi-Processing Features

  • Private Memory Region
  • Snoop Control Unit, SCU
  • Hardware Coherency Management
  • Split Mode (Performance Mode)
  • Locked Mode (Safety Mode)

Power Modes

  • Run, Standby, Dormant, Shutdown

Embedded Software Development

  • Bibliotheksroutinen an die Hardware anpassen (Retargeting)
  • Code und Daten im Speicher platzieren (Scatter Loading)
  • Linker Description File
  • Reset, Startup, Startup File
  • Von Reset bis Main

Effiziente C-Programmierung für die Cortex-Architektur

  • Compiler-Optimierung, Compiler-Optionen
  • Schnittstelle C - Assembler
  • Programmierrichtlinien für Arm-Compiler
  • Lokale und globale Daten optimal verwenden

Hardwarenahes C

  • C-Statements und deren Ausführung in Assembler
  • Zugriff auf Peripherie in C
  • Schichtenmodell für Embedded-Systeme
  • Strukturierte Beschreibung von Peripherie

Übungen mit der Keil µVision und den Arm RealView Tools

  • Auf Anfrage können auch weitere Tools eingesetzt werden
  • Alle Programme werden auf einem Evaluierungsboard getestet