Experience Embedded

Professionelle Schulungen, Beratung und Projektunterstützung

AURIX™ TC4xx Crashkurs: 32-Bit Multicore Mikrocontroller-Familie (3G Dritte Generation)

  • Inhalt
     
  • Ziele -
    Ihr Nutzen
  • Teilnehmer
     
  • Voraussetzungen
     

Sie kennen die Architektur und insbesondere die Neuerungen und Besonderheiten (Multicore-Architektur und Safety-Erweiterungen) der neuesten Generation der Bausteinfamilie AURIX™.

Nach diesem AURIX™ TC4xx Crashkurs können Sie Software-Architekturen optimal an die Hardware anpassen und somit effiziente und performante Systeme entwickeln.

Das kompakte Format erlaubt eine schnelle Umsetzung in Ihren Projekten.

IHRE VORTEILE:

Effektiver und zeitsparender Einstieg in die Gesamtthematik (3-monatige Zeitersparnis nach Angabe von Kunden)

Praktische Tipps zu Multicore und Safety

Integratoren, Architekten, Entwickler, Tester, Umsteiger und Neueinsteiger in AURIX™

Erfahrung mit Programmierung und Aufbau eines Mikroprozessor-/Mikrocontrollersystems. Kenntnisse über ältere AURIX-Generationen sind von Vorteil, aber nicht unbedingt nötig.

Introduction

  • History
  • Markets/ Applications
  • Key Differentiators
  • Main Building Blocks

System Architecture

  • Block Diagrams
  • Clustering und Accelerators
  • Main CPU Subsystems
  • Memory Architecture
  • Buses
  • Conclusions for Software Architecture

Infrastructure

  • Crossbars
  • Peripheral Buses
  • Bridges

Virtualization

  • Use Cases
  • Implementation Patterns

TriCore™ CPU Subsystems

  • Core Architecture
  • Block Diagramm
  • Pipelines
  • Core Specific Function Registers
  • Register Files und Context Switching
  • Spezielle Instruktionen und Spinlock Beispiel
  • Erweiterungen für Virtualization
  • Trap System
  • Memory Protection Unit (MPU)
  • System Timer (STM)

Protection Mechanisms

  • PROT
  • Access Protection Unit (APU)

Interrupt Router

  • Configuration
  • Software Trigger
  • Broadcasting
  • External Interrupts

System Control und Management

  • Clocking
  • Non Maskable Interrupts (NMI)
  • Reset
  • External Service Request Pins (ESR)
  • System Modes
  • Booting

Safety Concept

  • Measures
  • Safety and Security Management Unit (SMU)

Security Concept

  • Cybersecurity Real-Time Module (CSRM)
  • Cybersecurity Satellite

Debug- und Trace-Aspekte

  • New internal Architecture
  • SMP vs. AMP Debug

HINWEIS: Die Aurix-3G-Kursunterlagen sind auf Englisch

HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich.

Im Preis enthalten:
Mittagessen, Getränke, Trainingsunterlagen und Ihr Teilnahmezertifikat


ALL INCLUSIVE!

Verwandte Trainings

AURIX™ TC2xx Workshop: 32-Bit Multicore-Mikrocontroller-Familie - Präsenz-Training
Anmeldecode: AURIX

AURIX™ TC3xx Workshop: 32-Bit Multicore-Mikrocontroller-Familie (2G Zweite Generation) - Präsenz-Training
Anmeldecode: AURIX2G

AURIX™ TC4xx: 32-Bit Multicore-Mikrocontroller-Familie (Aurix-3G Dritte Generation) - Präsenz-Training
Anmeldecode: AURIX3G

Hardware Security Module (HSM) der AURIX™-Plattform - Präsenz-Training
Anmeldecode: HSM

Generic Timer Module v1 und v3 (Bosch-GTM): Architektur und Programmierung - Präsenz-Training
Anmeldecode: GTM

TriCore™ AUDO MAX Familie: Architektur und Peripherie - Präsenz-Training
Anmeldecode: TRI-AM

TriCore™ AUDO FUTURE Familie: Architektur und Peripherie - Präsenz-Training
Anmeldecode: TRI-AF

TriCore™/AURIX™ Architektur: Performance-Optimierung - Präsenz-Training
Anmeldecode: TRI-OP

Debuggen für TriCore/AURIX™ mit der PLS Universal Debug Engine UDE - Präsenz-Training
Anmeldecode: UDEPLS

Tracen und Multicore Debugging für TriCore/AURIX™ (MCDS) mit der PLS Universal Debug Engine UDE - Präsenz-Training
Anmeldecode: MCDSPLS

Multicore-Debug für TriCore/AURIX™ mit Lauterbach TRACE32 - Präsenz-Training
Anmeldecode: T32-BAS

Tracing- und Analyse-Features für TriCore/ MCDS/ AURIX™ mit Lauterbach TRACE32 - Präsenz-Training
Anmeldecode: T32-TRA

Embedded C Schulung: Programmiermethoden und -tools für Embedded-Anwendungen - Präsenz-Training
Anmeldecode: EMB-C

Embedded C++: Objektorientierte Programmierung für Mikrocontroller mit C++/EC++ und UML - Präsenz-Training
Anmeldecode: EC++

Software-Architektur-Schulung für Embedded-Systeme und Echtzeitsysteme - Präsenz-Training
Anmeldecode: EMB-AR

RTOS-Grundlagen und Anwendung: Mechanismen und deren Einsatz in Laufzeit-Architekturen für Embedded- und Echtzeitsysteme - Präsenz-Training
Anmeldecode: RTOS-AR

Embedded-Multicore-Mikrocontroller in der Praxis - Präsenz-Training
Anmeldecode: µCMULTI

Funktionale Sicherheit Schulung: Funktionale Sicherheit (FuSi) von Elektronik und deren Software nach IEC 61508 und ISO 26262 - Präsenz-Training
Anmeldecode: SAFETY

Coaching: TriCore™/AURIX™
Anmeldecode: C-TRI-AUR


Verwandte Trainings

Präsenz-Training

TerminPreis *Dauer
21.08. – 23.08.20241.875,00 €2,5 Tage 
10.02. – 12.02.20251.875,00 €2,5 Tage 
Anmeldecode: A3GCRSH
* Preis je Teilnehmer, in Euro zzgl. USt.
> Download Blanko-Anmeldeformular> Trainingsbeschreibung als PDF

Onsite-Training

In maßgeschneiderten Workshops kombinieren wir Ihre konkreten Projektaufgaben mit unserem Trainingsangebot. Dabei berücksichtigen wir Ihre Anforderungen bezüglich Inhalt, Zeit, Ort, Dauer, technischem Umfeld und Vermittlungsmethodik.

Für Ihre Anfrage oder weiterführende Informationen stehen wir Ihnen gern zur Verfügung.

> Trainingsbeschreibung als PDF

Live-Online - Deutsch

Termin Dauer
07.10. – 09.10.2024 2,5 Tage  
07.04. – 09.04.2025 2,5 Tage  

Präsenz-Training - Englisch

Termin Dauer
21.08. – 23.08.2024 2,5 Tage  
10.02. – 12.02.2025 2,5 Tage  

Live-Online - Englisch

Termin Dauer
07.10. – 09.10.2024 2,5 Tage  
07.04. – 09.04.2025 2,5 Tage  

Coaching

Unsere Coaching-Angebote bieten den großen Vorteil, dass unsere Experten ihr Wissen und ihre Erfahrungen direkt in Ihren Lösungsprozess einbringen und damit unmittelbar zu Ihrem Projekterfolg beitragen.

Coaching: TriCore™/AURIX™

AURIX™ TC4xx Crashkurs: 32-Bit Multicore Mikrocontroller-Familie (3G Dritte Generation)

Inhalt

Introduction

  • History
  • Markets/ Applications
  • Key Differentiators
  • Main Building Blocks

System Architecture

  • Block Diagrams
  • Clustering und Accelerators
  • Main CPU Subsystems
  • Memory Architecture
  • Buses
  • Conclusions for Software Architecture

Infrastructure

  • Crossbars
  • Peripheral Buses
  • Bridges

Virtualization

  • Use Cases
  • Implementation Patterns

TriCore™ CPU Subsystems

  • Core Architecture
  • Block Diagramm
  • Pipelines
  • Core Specific Function Registers
  • Register Files und Context Switching
  • Spezielle Instruktionen und Spinlock Beispiel
  • Erweiterungen für Virtualization
  • Trap System
  • Memory Protection Unit (MPU)
  • System Timer (STM)

Protection Mechanisms

  • PROT
  • Access Protection Unit (APU)

Interrupt Router

  • Configuration
  • Software Trigger
  • Broadcasting
  • External Interrupts

System Control und Management

  • Clocking
  • Non Maskable Interrupts (NMI)
  • Reset
  • External Service Request Pins (ESR)
  • System Modes
  • Booting

Safety Concept

  • Measures
  • Safety and Security Management Unit (SMU)

Security Concept

  • Cybersecurity Real-Time Module (CSRM)
  • Cybersecurity Satellite

Debug- und Trace-Aspekte

  • New internal Architecture
  • SMP vs. AMP Debug

HINWEIS: Die Aurix-3G-Kursunterlagen sind auf Englisch

HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich.