Mikrocontroller
TriCore™/AURIX™
AURIX™ TC4xx Workshop: 32-Bit Multicore-Mikrocontroller-Familie (Aurix-3G Dritte Generation) - Präsenz-Training
Sie kennen die Architektur, die wesentliche On-chip-Peripherie und die Besonderheiten (insbesondere der Multicore-Architektur und Safety-Erweiterungen sowie Virtualisierung und Schutzmechanismen) der Bausteinfamilie AURIX™.
Sie können Low-Level-Treiber für diese Hardware einsetzen, Beispiele für Ihre Zwecke adaptieren und mit einem Debugger testen.
Demos und Beispiele veranschaulichen und erleichtern den Umgang mit den Bausteinen.
Ihre Vorteile:
Effektiver, zeitsparender Einstieg in die Gesamtthematik (3-monatige Zeitersparnis nach Angabe von Kunden) Praktische Tipps zu Multicore, Safety, Security und Virtualisierung
Hardware- und Software-Architekten, Hardware- und Software-Entwickler, Testingenieure, Integratoren // HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) erforderlich.
ANSI-C Kenntnisse; Erfahrung mit Programmierung und Aufbau eines Mikroprozessor-/Mikrocontrollersystems. Kenntnisse der Vorgänger Generationen sind von Vorteil aber nicht zwingend notwendig.
Introduction
System Architecture
Internal Infrastructure
- SRI
- FPI
- LLI
Virtual Machines and Hypervisor
TriCore™ CPU
- Context Switching
- New instructions
- Virtualisierung
- Trap system
- MPU
- System timer
Protection Mechanisms
- PROT
- APU
Memory
- NVM
- UCBs
- SOTA
- Cache
Ports
Interrupt Router (IR)
System Direct Memory Access Controller
Safety Concept
- CRC engine
- Watch dogs
- BIST
- Clocking
- Voltage monitors
- SMU
Security Concept
- CS Real-time module
- CS Satellite
Power Management System
- Domains
- Wakup timer
- RTC
- Standby Controller
System Control and Management
- Clocking
- NMI
- Reset
- Firmware
- Boot
Complex Peripherals Overview and Special Features
- PPU
- GTM
- CAN
- xSPI
- PCIe
- ETH
Data Routing Engine
Analog to Digital Conversion
- TMADC
- Fast Compare
- DSADC
- CDSP
Multicore Debug
HINWEIS: Die Aurix-3G-Kursunterlagen sind auf Englisch
----------------------------------------------------------------
HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich.
---------------------------------------------------------------
Bitte beachten Sie, dass ADAS-spezifische Blöcke nicht explizit im Training behandelt werden. Bei Bedarf wenden Sie sich bitte vorab an unser Servicebüro unter Tel. +49 (0)89 450614-71.
Präsenz-Training
Onsite-Training
Live-Online - Deutsch
Präsenz-Training - Englisch
Live-Online - Englisch
Coaching
AURIX™ TC4xx Workshop: 32-Bit Multicore-Mikrocontroller-Familie (Aurix-3G Dritte Generation) - Präsenz-Training
Inhalt
Introduction
System Architecture
Internal Infrastructure
- SRI
- FPI
- LLI
Virtual Machines and Hypervisor
TriCore™ CPU
- Context Switching
- New instructions
- Virtualisierung
- Trap system
- MPU
- System timer
Protection Mechanisms
- PROT
- APU
Memory
- NVM
- UCBs
- SOTA
- Cache
Ports
Interrupt Router (IR)
System Direct Memory Access Controller
Safety Concept
- CRC engine
- Watch dogs
- BIST
- Clocking
- Voltage monitors
- SMU
Security Concept
- CS Real-time module
- CS Satellite
Power Management System
- Domains
- Wakup timer
- RTC
- Standby Controller
System Control and Management
- Clocking
- NMI
- Reset
- Firmware
- Boot
Complex Peripherals Overview and Special Features
- PPU
- GTM
- CAN
- xSPI
- PCIe
- ETH
Data Routing Engine
Analog to Digital Conversion
- TMADC
- Fast Compare
- DSADC
- CDSP