Mikrocontroller
Arm®/CORTEX®
Armv8-A Architektur: AARCH64 Cortex®-A32, -A35, -A53, -A55, -A57, -A72, -A73, -A75
Sie kennen die Architektur, Besonderheiten und Vorteile der Armv8-A (Application) Kernarchitektur.
Sie verstehen es, Mikrocontroller mit entsprechenden Kernen für Ihre Zwecke auszuwählen und effizienteinzusetzen.
Sie können C/C++ und Assembler-Programme erstellen, nutzen Safety- und Security-Mechanismen und haben den perfekten Einstieg in die Entwicklung Cortex™ Armv8-A-basierter Systeme.
IHRE VORTEILE:
Effektiver und zeitsparender Einstieg in die Gesamtthematik
Praktische Tipps zu Multicore und Security
Übungen auf einem für Sie kostenfreien USB-Stick oder als Download
Umfangreiches Kompendium als Aufbereitung und für das Nachvollziehen des Gelernten auch nach dem Training.
Software- und Hardware-Entwickler, System-Architekten
ANSI-C und Mikrocontroller-Grundkenntnisse; Basiswissen Armv7-A Architektur
Armv8-A Architecture Overview
Cortex AArch64 Processor Overview
- Cortex-A32, -A35, -A53, -A55, -A57, -A72, -A73, -A75
Cortex AArch64 Processor Core
- AArch64 Register
- Execution States
- Execution Levels
Cortex AArch64 Instruction Set Architecture (ISA) Overview
- Loads and Stores
- Data Processing and Control Flow
- Scalar Floating-Point and SIMD
- Barriers, Synchronization, OS Support
Cortex AArch64 Exception Model
- Interrupts
- Synchronous Exceptions
- Error Exceptions
- Exceptions in EL2 and EL3
- GIC, Global Interrupt Controller
Cortex AArch64 Memory Management
- Armv8-A Memory Model
- Armv8-A Memory Management Unit
Cortex AArch64 Memory Subsystems
- L1, L2 Memory System
Cortex AArch64 Caches and Branch Prediction
- Snooper, Cache Coherent Interconnect
Cortex AArch64 Clocks and Resets
Cortex AArch64 Power Management
Cortex AArch64 Debug
Cortex AArch64 Booting Singlecore/Multicore Systems
Cortex AArch64 Virtualization
Cortex AArch64 Security
Übungen
- Zu den Kapiteln werden Übungen mit verfügbaren Tools durchgeführt.
Offenes Präsenz-Training
Onsite-Training
Coaching
Armv8-A Architektur: AARCH64 Cortex®-A32, -A35, -A53, -A55, -A57, -A72, -A73, -A75
Inhalt
Armv8-A Architecture Overview
Cortex AArch64 Processor Overview
- Cortex-A32, -A35, -A53, -A55, -A57, -A72, -A73, -A75
Cortex AArch64 Processor Core
- AArch64 Register
- Execution States
- Execution Levels
Cortex AArch64 Instruction Set Architecture (ISA) Overview
- Loads and Stores
- Data Processing and Control Flow
- Scalar Floating-Point and SIMD
- Barriers, Synchronization, OS Support
Cortex AArch64 Exception Model
- Interrupts
- Synchronous Exceptions
- Error Exceptions
- Exceptions in EL2 and EL3
- GIC, Global Interrupt Controller
Cortex AArch64 Memory Management
- Armv8-A Memory Model
- Armv8-A Memory Management Unit
Cortex AArch64 Memory Subsystems
- L1, L2 Memory System
Cortex AArch64 Caches and Branch Prediction
- Snooper, Cache Coherent Interconnect
Cortex AArch64 Clocks and Resets
Cortex AArch64 Power Management
Cortex AArch64 Debug
Cortex AArch64 Booting Singlecore/Multicore Systems
Cortex AArch64 Virtualization
Cortex AArch64 Security
Übungen
- Zu den Kapiteln werden Übungen mit verfügbaren Tools durchgeführt.