Experience Embedded

Professionelle Schulungen, Beratung und Projektunterstützung

VHDL-Kurs: VHDL für Fortgeschrittene

  • Inhalt
     
  • Ziele -
    Ihr Nutzen
  • Voraussetzungen
     

Durch den VHDL-Kurs kennen Sie alle gängigen Modellierungsarten hinsichtlich Lesbarkeit, Simulationsgeschwindigkeit und Synthetisierbarkeit. Damit können Sie den für die jeweilige Anwendung am besten geeigneten Beschreibungsstil auswählen. Sie können eine vollständige Testbench aufbauen, Signale für die Simulation von komplexen Schaltungen generieren und VHDL-Konstrukte zur Auswertung der Simulation einsetzen.

Voraussetzung für die Teilnahme an diesem VHDL-Kurs sind Kenntnisse aus dem Training "VHDL-Grundlagen" oder gleichwertiges VHDL-Wissen.

Einführung

  • Entwurfsmethoden, Modellierungsraum von VHDL
  • Order of Analysis, Projektverwaltung

Datenflussbeschreibung

  • Concurrent Signal Assignment, When und With Select, Generate
  • Block Statement, Sichtbarkeit, Guarded Expression

Modellierungsarten am Beispiel LFSR

  • Struktur, Datenfluss, Verhalten

Prozesse mit mehrfachen Wait-Anweisungen

  • Multi-Wait-FSM, Algorithmus als MW-Prozess, Rescheduling
  • Vor- und Nachteile von MW

Packages

  • Package und Package Body, Prozeduren, Funktionen, Overloading

Mehrfachquellen und Treiber

  • Mehrfachzuweisung, Resolution Function (ResFu), Register und Bus bei ResFu
  • NULL-Zuweisung, Signalstärken und mehrwertige Logik

Arithmetik und Typenkonvertierung

  • Arithmetic Packages, Arithmetik Funktionen, Konvertierungsfunktionen, Zähler

Zeitmodell

  • Simulationsalgorithmus, Delta Zyklus, Event Queue, Preemption Mechanismus
  • Verzögerungsmodelle, Rise- und Fallzeiten, Min-, Typ- und Max-Zeiten

Fehlerhaftes Modell

  • ASSERT Statement, Entity Statement Part, Setup und Hold Intervall

Testbench

  • Signalgenerierung, Auswertung
  • Packages textio und std_logic_textio, Ist-/Soll-Vergleich

VITAL (VHDL Initiative Toward ASIC Libraries)

---------------------------------------------------------------------------------

Hinweis: Dieses Seminar findet in der Hochschule München statt.

  • Den genauer Veranstaltungsort teilen wir Ihnen in der Durchführungsbestätigung mit.


Im Preis enthalten:

Mittagessen, Getränke, Trainingsunterlagen und Teilnahmezertifikat


Für Personalabteilungen

Sie können in unserem Online-Formular bis zu 5 Teilnehmer auf ein Training buchen.
Möchten Sie mehrere Teilnehmer auf verschiedene Trainings buchen, kontaktieren Sie uns bitte!

Bitte beachten Sie auch unser Bonusprogramm bei der gleichzeitigen Buchung von mehreren Trainings und/oder Teilnehmern.

Für Personalabteilungen

Verwandte Trainings

VHDL-Kurs: VHDL-Grundlagen
Trainings-Code: VHDL-BASIC

Mikrocontroller/Mikroprozessor Grundlagen
Trainings-Code: µC-BASIC

Cortex™-M7, M4, M3, M1, M0: ARM Cortex-M Architektur Training
Trainings-Code: CORTEX-MX

Cortex™-R4: ARM Cortex-R Architektur Training
Trainings-Code: CORTEX-R4

Cortex™-A5, A7, A8, A9, A15, A17: ARM Cortex-A Architektur Training
Trainings-Code: CORTEX-AX

DSP-Grundlagen: Applikationen mit dem Mikrocontroller
Trainings-Code: DSP-WORK


Verwandte Trainings

Offenes Training

TerminPreis *Dauer
01.03. – 02.03.20181.300,00 €2 Tage 
18.10. – 19.10.20181.300,00 €2 Tage 
Anmeldecode: VHDL-MORE
* Alle Preise zzgl. der gesetzlichen USt.


> Download Blanko-Anmeldeformular
> Trainingsbeschreibung als PDF

Inhouse Training

In maßgeschneiderten Workshops kombinieren wir Ihre konkreten Projektaufgaben mit unserem Trainingsangebot. Dabei berücksichtigen wir Ihre Anforderungen bezüglich Inhalt, Zeit, Ort, Dauer, technischem Umfeld und Vermittlungsmethodik.

Für Ihre Anfrage oder weiterführende Informationen stehen wir Ihnen gern zur Verfügung.

> Trainingsbeschreibung als PDF

Coaching

Unsere Coaching-Angebote bieten den großen Vorteil, dass unsere Experten ihr Wissen und ihre Erfahrungen direkt in Ihren Lösungsprozess einbringen und damit unmittelbar zu Ihrem Projekterfolg beitragen.

Für Ihre Anfrage oder weiterführende Informationen stehen wir Ihnen gern zur Verfügung.

VHDL-Kurs: VHDL für Fortgeschrittene

Inhalt

Einführung

  • Entwurfsmethoden, Modellierungsraum von VHDL
  • Order of Analysis, Projektverwaltung

Datenflussbeschreibung

  • Concurrent Signal Assignment, When und With Select, Generate
  • Block Statement, Sichtbarkeit, Guarded Expression

Modellierungsarten am Beispiel LFSR

  • Struktur, Datenfluss, Verhalten

Prozesse mit mehrfachen Wait-Anweisungen

  • Multi-Wait-FSM, Algorithmus als MW-Prozess, Rescheduling
  • Vor- und Nachteile von MW

Packages

  • Package und Package Body, Prozeduren, Funktionen, Overloading

Mehrfachquellen und Treiber

  • Mehrfachzuweisung, Resolution Function (ResFu), Register und Bus bei ResFu
  • NULL-Zuweisung, Signalstärken und mehrwertige Logik

Arithmetik und Typenkonvertierung

  • Arithmetic Packages, Arithmetik Funktionen, Konvertierungsfunktionen, Zähler

Zeitmodell

  • Simulationsalgorithmus, Delta Zyklus, Event Queue, Preemption Mechanismus
  • Verzögerungsmodelle, Rise- und Fallzeiten, Min-, Typ- und Max-Zeiten

Fehlerhaftes Modell

  • ASSERT Statement, Entity Statement Part, Setup und Hold Intervall

Testbench

  • Signalgenerierung, Auswertung
  • Packages textio und std_logic_textio, Ist-/Soll-Vergleich

VITAL (VHDL Initiative Toward ASIC Libraries)

---------------------------------------------------------------------------------

Hinweis: Dieses Seminar findet in der Hochschule München statt.

  • Den genauer Veranstaltungsort teilen wir Ihnen in der Durchführungsbestätigung mit.

Merkzettel


Sie haben derzeit keine Trainings auf dem Merkzettel.