Experience Embedded

Professionelle Schulungen, Beratung und Projektunterstützung

VHDL-Kurs: VHDL-Grundlagen

  • Inhalt
     
  • Ziele -
    Ihr Nutzen
  • Voraussetzungen
     

Durch den VHDL-Kurs kennen Sie die Sprachkonstrukte und Anwendungsmöglichkeiten der Hardwarebeschreibungssprache, können VHDL-Modelle selbständig formulieren, simulieren und synthetisieren und besitzen eine Grundlage für den weiteren Einsatz von VHDL.

Kenntnisse der digitalen Schaltungstechnik sowie Grundkenntnisse einer höheren Programmiersprache sind die Voraussetzung für die Teilnahme am VHDL-Kurs.

Einführung

  • Warum VHDL? Design Flow, Tools, Entwurfsebenen und Sichtweisen
  • IEEE-Standards

Strukturbeschreibung

  • Entity, Architecture, Configuration, Testbench, reservierte Wörter

Verhaltensbeschreibung

  • Process, Wait-Statement, Multi-Wait, Sequential Signal Assignment
  • If, Case und Loops

Bibliotheken und Standards

  • Design Units, Library Clause, Directory Structure
  • Package IEEE.std_logic_1164

Datentypen, Operatoren und Attribute

  • Objekte, Typendeklarationen, Typenumwandlung
  • Arrays and Records, Aggregate

Synthese

  • Logik-Synthese, Beschreibungsstil, Ziel und Vorgaben, Optimierung

RTL, Kombinatorik und Register

  • Integer, Multiplexer, Gefahr von unbeabsichtigten Registern
  • Benutzung von Don't care, Latch, Flip-Flop
  • Synchrone und asynchrone Reset-Signale

Finite State Machine (FSM)

  • Mealy und Moore Automat, Integration Datenflussbeschreibung in FSM
  • Lokale Variablen innerhalb der FSM, Zustandscodierung, explizite Codierung

-----------------------------------------------------------------------------------------

Hinweis: Dieses Seminar findet in der Hochschule München statt.

  • Den genauen Versanstaltungsort teilen wir Ihnen in der Durchführungsbestätigung mit.

Im Preis enthalten:
Mittagessen, Getränke, Trainingsunterlagen und Ihr Teilnahmezertifikat


ALL INCLUSIVE!

Verwandte Trainings

VHDL-Kurs: VHDL für Fortgeschrittene
Anmeldecode: VHDL-MORE

Mikrocontroller/Mikroprozessor Grundlagen
Anmeldecode: µC-BASIC

Cortex®-M7, M4, M3, M1, M0: Arm® Cortex-M Architektur Training
Anmeldecode: CORTEX-MX

Cortex®-R4, R5, R7, R8: Arm® Cortex-R Architektur Training
Anmeldecode: CORTEX-R4

Cortex®-A5, A7, A8, A9, A15, A17: Arm® Cortex-A Architektur Training
Anmeldecode: CORTEX-AX

DSP-Grundlagen: Applikationen mit dem Mikrocontroller
Anmeldecode: DSP-WORK


Verwandte Trainings

Offenes Training

Preis *Dauer
1.800,00 €3 Tage
Anmeldecode: VHDL-BASIC

* Preis je Teilnehmer, in Euro zzgl. USt.


> Download Blanko-Anmeldeformular
> Trainingsbeschreibung als PDF

Onsite-Training

In maßgeschneiderten Workshops kombinieren wir Ihre konkreten Projektaufgaben mit unserem Trainingsangebot. Dabei berücksichtigen wir Ihre Anforderungen bezüglich Inhalt, Zeit, Ort, Dauer, technischem Umfeld und Vermittlungsmethodik.

Für Ihre Anfrage oder weiterführende Informationen stehen wir Ihnen gern zur Verfügung.

> Trainingsbeschreibung als PDF

Coaching

Unsere Coaching-Angebote bieten den großen Vorteil, dass unsere Experten ihr Wissen und ihre Erfahrungen direkt in Ihren Lösungsprozess einbringen und damit unmittelbar zu Ihrem Projekterfolg beitragen.

Für Ihre Anfrage oder weiterführende Informationen stehen wir Ihnen gern zur Verfügung.

VHDL-Kurs: VHDL-Grundlagen

Inhalt

Einführung

  • Warum VHDL? Design Flow, Tools, Entwurfsebenen und Sichtweisen
  • IEEE-Standards

Strukturbeschreibung

  • Entity, Architecture, Configuration, Testbench, reservierte Wörter

Verhaltensbeschreibung

  • Process, Wait-Statement, Multi-Wait, Sequential Signal Assignment
  • If, Case und Loops

Bibliotheken und Standards

  • Design Units, Library Clause, Directory Structure
  • Package IEEE.std_logic_1164

Datentypen, Operatoren und Attribute

  • Objekte, Typendeklarationen, Typenumwandlung
  • Arrays and Records, Aggregate

Synthese

  • Logik-Synthese, Beschreibungsstil, Ziel und Vorgaben, Optimierung

RTL, Kombinatorik und Register

  • Integer, Multiplexer, Gefahr von unbeabsichtigten Registern
  • Benutzung von Don't care, Latch, Flip-Flop
  • Synchrone und asynchrone Reset-Signale

Finite State Machine (FSM)

  • Mealy und Moore Automat, Integration Datenflussbeschreibung in FSM
  • Lokale Variablen innerhalb der FSM, Zustandscodierung, explizite Codierung

-----------------------------------------------------------------------------------------

Hinweis: Dieses Seminar findet in der Hochschule München statt.

  • Den genauen Versanstaltungsort teilen wir Ihnen in der Durchführungsbestätigung mit.

Merkzettel


Sie haben derzeit keine Trainings auf dem Merkzettel.