

Mikroprozessoren

Cortex-M4 liefert DSP- und Floatingpoint-Funktionen

26.02.2010 | Autor / Redakteur: Peter Siwon, Ingo Pohle, Dieter Volland* / Johann Wiesböck



Der 32-Bit-Prozessor Cortex-M4 bietet einen erweiterten Funktionsumfang, ohne mit der Architektur-Strategie von ARM zu brechen. Beispielsweise unterstützt eine DSP-Befehlssatzerweiterung die Implementierung digitaler Filterfunktionen und Signalverarbeitung allgemein. Was

sonst noch verbessert wurde zeigt dieser Beitrag.


Am 22. Februar 2010 wurde das jüngste Mitglied der Cortex-Familie offiziell vorgestellt. Der Cortex-M4 verfügt über zahlreiche neue Funktionen, ohne mit der Architektur-Strategie von ARM zu brechen. Laut Eric Shawn, Vice President Marketing der Processor Division bei ARM, wurde der Cortex-M4 speziell für die wachsenden Ansprüche an die Signalverarbeitung bei Antriebstechnik, Automobiltechnik, Automatisierung, Power Management und Audioanwendungen entwickelt.

Der Cortex-M0 ist der kleinste Vertreter im Bunde. Seine Stärken sind vor allem geringe Leistungsaufnahme, sparsame Speichernutzung und geringe Interrupt-Latenz. Auch wenn Befehlssatz und Connectivity bewusst spartanisch daherkommen, bietet diese Architektur 32-Bit-Leistung. Damit empfiehlt sich der M0 für eine Vielfalt von Embedded-Applikationen wie sie in der Medizintechnik, der Antriebstechnik, bei Spannungsversorgungen, bei Messgeräten oder Beleuchtungstechnologien gefragt sind.

Die Cortex-Familie von M0 bis M4 im Überblick

Mit dem Cortex-M1 wurde die M0-Architektur speziell für die Implementierung in FPGAs optimiert. Dies führt zu Kostensenkungen bei Software und Tools in FPGA-, ASIC- und ASSP-Projekten.


Der Cortex-M3 war bis dato der Highend-Vertreter in der Cortex-Familie. Er verfügt neben dem umfangreichen 16- und 32-Bit-Befehlssatz des 32-Bit-Cores, über eine Memory Protection Unit, sowie Trace- und Debugfunktionen. Embedded Trace Macrocell, Flash Patch and Breakpoint Unit, Data Watchpoint Unit, Instrumentation and Trace Macrocell und Traceport Interface Unit bieten vielfältige Möglichkeiten, die interne Befehlsabarbeitung zu beobachten und zwischenspeichern.




Über den konfigurierbaren Debug Port werden die so gesammelten Informationen entweder seriell oder über ein JTAG-Interface externen Debug Tools zur Verfügung gestellt. Der M3 bietet sich für alle komplexeren Anwendungsbereiche von Embedded-Systemen an, wie sie beispielsweise für die Bedienung und Regelung von Systemen und Anlagen aller Industriezweige oder in der Kommunikationstechnik entwickelt werden (Bild 1).

Cortex-M4 liefert DSP- und Floatingpoint-

Funktionen



Der Cortex-M4 steigert die Leistung bei der Signalverarbeitung und numerischen Operationen. Die DSP-Befehlssatzerweiterung erleichtert die Implementierung digitaler Filterfunktionen und verbessert die Effektivität der Signalverarbeitung. Die Floating Point Unit erlaubt den Umgang mit sehr großen und kleinen Dezimalzahlen ohne umständliche Zwischenschritte zur Zahlennormierung oder die Anwendung zeitaufwändiger Softwarelösungen. Damit lassen sich auch anspruchsvolle Algorithmen für Steuerungs- und Kommunikationstechnik effizient umsetzen (Bild 2).



In diesem Zusammenhang ist die SIMD-Technologie (single instruction, multiple data) erwähnenswert. Sie erlaubt es, zwei oder vier identische Operationen in einem CPU-Befehlszyklus abzuarbeiten. SIMD unterstützt die für DSP-Algorithmen typischen Operationen, bei denen Multiplikationen und Additionen kombiniert werden (Bild 3). Wenn dabei die Möglichkeit zur Verwendung gepackter

Datenformate genutzt wird, lässt sich die Leistung noch weiter gesteigert. Allerdings ist es dazu notwendig, dass bestehende Libraries an die Besonderheiten dieser

Befehlssatzerweiterungen angepasst werden.

Bei allen technologischen Verbesserungen bleibt ARM dem Fundament aller Cortex-M-Architekturen treu. Dies gilt gleichermaßen für den Core, den Adressraum mit fest vorgegebener Speicheraufteilung, die Energiesparfunktionen, den Befehlssatz, den Nested Vectored Interrupt Controller, alle Debug- und Trace-Funktionen sowie den Software Interface Standard CMSIS.


ERGÄNZENDES ZUM THEMA

► Innovation und Kontinuität

ARM hat mit dem Cortex-M4 seine Strategie der innovativen Kontinuität fortgesetzt. Die Erweiterung der Architektur mit DSP- und Floatingpoint-Funktionalität zielt auf Embedded-Lösungen, die anspruchsvolle Signalverarbeitung und aufwändige Arithmetik bei sinkendem Leistungsbedarf benötigen. Die lückenlose Einbindung des M4 in das Konzept standardisierter Architekturen und Software-Interfaces erleichtert die Akzeptanz dieses neuen Sprosses der Cortex-Familie.

Die Vergangenheit hat immer wieder gezeigt, dass Aufwärtskompatibilität vom Markt belohnt wird. Innovation gepaart mit Kontinuität hilft bei der Vermeidung böser Überraschungen bei der Portierung von Software auf die nächste MCU-Generation.

Cortex Mikrocontroller Software Interface Standard – CMSIS



Der Cortex Mikrocontroller Software Interface Standard CMSIS (Bild 4) erleichtert die Weiterverwendung von Code innerhalb der Cortex-Familie. Dieses herstellerunabhängige Hardware Abstraktion Layer stellt standardisierte Softwareschnittstellen zur Nutzung von Core, Peripherie und Interrupt-Controller bereit.

Dadurch wird der Umstieg von einem Hersteller zum anderen für die Anwender von MCUs erheblich erleichtert. Zum einen bleiben alle core- und interrupt-spezifischen Schnittstellen unverändert. Zum anderen wird die Integration der Peripheriefunktionen eines anderen Herstellers oder Controller-Typs beschleunigt, da durch den Standard das Prinzip und die Vorgehensweise erhalten bleiben. ARM stellt mit CMSIS mehrere Software-Layer zur Verfügung.


Core Peripheral Layer: Hier werden Namens- und Adressdefinitionen sowie Hilfsfunktionen für die Nutzung der Core-Register, der Core-Peripherie und der Exception-Vektoren der Interruptlogik, sowie ein bausteinunabhängiges Interface für RTOS-Kernel und Debug-Funktionen zur Verfügung gestellt. Damit ist die Interaktion

zwischen Anwendung und der gesamten Cortex-Basis-Funktionalität geregelt.

CMSIS ohne Lizenzkosten erhältlich

Device Peripheral Access Layer, Peripheral Access Functions: Diese Layer werden durch die Chiphersteller nach vorgegebenen Regeln des CMSIS bereitgestellt. Sie erlauben den Zugriff auf Peripheriefunktionen, die entweder kundenspezifisch entwickelt wurden oder herstellereigene Besonderheiten aufweisen, die über den Middleware Access Layer nicht abgebildet werden können.

Erfreulich – da keineswegs selbstverständlich – ist, dass die Nutzung von CMSIS mit keinen Lizenzkosten verbunden ist. Die Software steht unter www.arm.com frei zum Download zur Verfügung.



CMSIS bietet vor allem dann Vorteile, wenn es um Wiederverwendbarkeit, Time to Market und Kostenoptimierung geht. Nicht zu vergessen der Nutzen für den Initiator dieses Hardware- und Softwarebaukastens für Embedded-Systeme. ARM hat sich durch die Kombination eines MCU-Architekturstandards mit einem Software-Interface-Standard die wichtigsten strategische Brückenköpfe für die weitere Eroberung der Embedded-Welt geschaffen (Bild 5).

MicroConsult bietet seit über 30 Jahren Schulungen, Training, Coaching und Engineering für Embedded-Systemlösungen an. Bereits seit dem Jahr 2000 ist das Unternehmen auch zertifizierter Trainingspartner für alle ARM-Architekturen inkl. der Cortex-Familie. Den Schwerpunkt bilden dabei Architekturschulungen und Softwaretrainings. Auf Anfrage ist auch Projekt-Coaching möglich.



*Peter Siwon, Ingo Pohle und Dieter Volland sind Trainings- und Coaching-Experten bei MicroConsult in München/Perlach. MicroConsult bietet seit über 30 Jahren Schulungen, Training, Coaching und Engineering für Embedded-Systemlösungen an. Bereits seit dem Jahr 2000 ist MicroConsult zertifizierter Trainingspartner für alle ARM-Architekturen.

Dieser Beitrag ist urheberrechtlich geschützt.
Sie wollen ihn für Ihre Zwecke verwenden?
Infos finden Sie unter www.mycontentfactory.de.

Dieses PDF wurde Ihnen bereitgestellt von <http://www.elektronikpraxis.vogel.de>




Bild 1: Die Cortex-Familie bietet derzeit drei Wege, um Leistung und Energiebedarf an die Anforderungen verschiedener Applikationen anzupassen (Archiv: Vogel Business Media)




Bild 2: Zu den Architekturmerkmalen von M0 bis M3 kommen beim M4 Floating Point Unit und DSP-Befehlssatz (Archiv: Vogel Business Media)




Bild 3: SIMD führt vier Befehle in einem Zyklus durch. Zum Beispiel: $\text{Sum} = \text{Sum} + (A \cdot C) + (B \cdot D)$ (Archiv: Vogel Business Media)




Bild 4: CMSIS sorgt für standardisierte Software-Schnittstellen zwischen Applikation, RTOS, MCU-Core und Peripherie (Archiv: Vogel Business Media)




Bild 5: CMSIS erleichtert die Übernahme von Code in leistungsfähigere Vertreter der Cortex-Familie (Archiv: Vogel Business Media)



Peter Siwon, Marktentwicklung MicroConsult (Archiv: Vogel Business Media)



Ingo Pohle, Trainer bei MicroConsult (Archiv: Vogel Business Media)



Dieter Volland, Trainer bei MicroConsult (Archiv: Vogel Business Media)